Schritt-für-Schritt-Anleitung für den Test des LMB-IO-Systems mit ChipScope

Prof. G. Kemnitz, TU Clausthal, Institut für Informatik

22. April 2016

Zusammenfassung

Das in der vorherigen Anleitung erzeugte System wird in dieser Anleitung um integrierten Logikanalysator für unterschiedliche Testaufgaben erweitert. Zuerst sollen in analoger Weise wie in Anleitung 3 die Trace- und Led-Signale für einen inneren Schleifendurchlauf beim Hochzählen eines Led-Ausgabewerts untersucht werden. Ziel ist die Abschätzung, wie lange der Schreibzugriff über den LMB auf ein Ausgaberegister dauert. Im zweiten Versuch werden die Ausgabesignale des Festwert-Timers FIT1, und wie lange die Programmreaktion auf ein Timer-Event dauert, untersucht. Im dritten Versuch werden die Signale auf dem LMB untersucht. Da es für den LMB keinen Busanalysator wie für den AXI-Bus gibt, wird ein anderes Werkzeug, der »ChipScope Core Inserter« genutzt. Mit dem »Core Inserter« lassen sich auch alternative Signale als Aufzeichnungstakt verwenden. Als Beispiel hierfür wird im letzten Versuch ein integrierter Logikanalysator für die Aufzeichnung des UART-Sende- und Empfangssignal mit dem 500 kHz Signal am Toggle-Ausgang von FIT1 getaktet.

1 Kopieren des LMB-IO-Systems in ein neues Projekt

Um das Projekt der vorherigen Anleitung nicht zu verändern, werden die Entwurfsergebnisse in Form der mhs- und der ucf-Datei in ein neues Projekt übernommen. Dazu ist in EDK ein neues Projekt zu erzeugen. In dem sich öffnenden Fenster ist der FPGA-Typ und das mhs-File des vorherigen Projekts wie in Abb. 1 auszuwählen¹. Nach Erzeugen des neuen Projekt ist die Datei »system.ucf« im Unterverzeichnis »/data« durch die des vorherigen Projekts zu ersetzen.

🐼 Create New 🕽	(PS Project			×
New project				
Project file H	:\Softprozessor\LMB_LA\sy	ystem.xmp		rowse
- Target device -	Device Size	Package	Speed Grade	
spartan6	xc6slx16	▼ csg324	▼ -2	- -
Advanced optic	ons			
Import Des	ign File (.mhs) from existir	ng Project		
H:\Softproze	ssor\LMB_IO\system.mhs		B	rowse

Abbildung 1: Erzeugung eines neuen Projekts der bisherigen Schaltung

¹Alle Auswahlfelder darunter sind abzuwählen.

Abb. 2 zeigt das Blockschaltbild des importierten Rechnersystems ohne integrierte Logikanalysatoren. Es enthält den Prozessor mit je einem LMB (local memory busses) für Befehle und Daten. Beide LMB's sind über einen Speicher-Controller mit je einem Port des Dual-Port-Block-RAM's verbunden. Zusätzlich ist am Daten-LMB das IO-Modul mit den parallelen Schnittstellen, Timern und der UART angeschlossen. Nur der Debug-Controller nutzt weiterhin den AXI-Bus.



Abbildung 2: Rechnersystem ohne integrierte Logikanalysatoren

In Vorbereitung des Tests mit einem integrierten Logikanalysator empfiehlt es sich, den zu beobachtenden internen Signalen und den Bausteinen, deren Anschlussignale zu beobachten sind, eigene aussagekräftige Namen zu geben. Das geht am einfachsten mit »Replace All« im

```
PORT Clk = Clk_x, DIR = I,...
                                            . . .
PORT sw = sw_x, DIR = I,..
                                          END
PORT btn = btn_x, DIR = I,..
                                         BEGIN lmb_bram_if_cntlr
PORT Led = led_x, DIR = 0,..
                                          PARAMETER INSTANCE = dbram_cntlr
PORT seg = seg_x, DIR = 0,...
                                           . . .
PORT an = an_x, DIR = 0,...
                                          END
PORT RsRx = Rx, DIR = I
                                         BEGIN lmb_bram_if_cntlr
PORT RsTx = Tx, DIR = 0
                                          PARAMETER INSTANCE = ibram_cntlr
PORT T500kHz = T500kHz_x, DIR = 0
                                           . . .
BEGIN microblaze
                                          END
PARAMETER INSTANCE = cpu
                                         BEGIN bram_block
  . . .
                                          PARAMETER INSTANCE = bram
END
                                           . . .
BEGIN lmb_v10
                                          END
PARAMETER INSTANCE = ilmb
                                         BEGIN iomodule
  . . .
                                          PARAMETER INSTANCE = io
END
                                           . . .
BEGIN lmb_v10
                                           PORT FIT1_Toggle = T500kHz_x
PARAMETER INSTANCE = dlmb
                                          END
```

Abbildung 3: Umbenennungen und Ergänzungen im mhs-File

mhs-File. Die internen Anschlusssignale sollen den Port-Namen mit angehängtem »_x«, der Prozessor den Namen »cpu«, die lokalen Speicherbusse die Namen »ilmb« und »dlmb« (i – instruction; d – data), die Speicher-Controller die Namen »ibram_cntrl« und »dbram_cntrl« und der Block-Ram den Namen »bram« bekommen (Abb. 3). Für den letzten Versuch mit dem 500 kHz-Toggle-Ausgang von Timer »FIT1« als Aufzeichnungstakt des Logikanalysators ist es erforderlich, den Toggle-Ausgang des Timers als Schaltungsausgang herauszuführen².

2 Logikanalysator für die Trace- und Led-Signale

Für den ersten Versuch soll der Logikanalysator wie in Anleitung 3 die Trace-Signale für den Befehlszähler, das Befehlswort und »Befehlswort gültig« sowie die Led-Ausgabe beobachten. Für den zweiten Versuch sollen zusätzlich die Signalverläufe des Toggle- und des Interrupt-Ausgabesignals des Festwert-Timer FIT1 mitgeschrieben werden. Das sind alles Signale, die über das Menü »Debug Configuration« und dort den mittleren Punkt »To monitor abitrary level signal (adding ILA)« beobachtbar gemacht werden können. Zugang zum Konfigurationsmenü:

```
Debug ▷ Debug Configuration
Schaltfläche »Add ChipScope Peripherial..«
Auswahlpunkt »To monitor arbitrary system level signals ..«
```

Im Auswahlfenster »Basic« Abb. 4 sind der Trigger-Gruppe »TRIG0« vom IO-Modul die Led-Ausgabe ».._GPO1« sowie die Timer-Signale »..FIT1_Interrupt..« und »..FIT1_Toggle..« zuzuordnen.

Basic Advanced			
Available Ports on Instance:		Signals Monitored by:	TRIG0
iomodul	•	T200kHz_x	
FIT2_Toggle	Add >>	iomodul_FIT1_Interrup	t_to_chipscope_ila_0
FIT3_Interrupt	<< Remove	l eu_x	
GPO1 (Connected to led_x)	_		
Select the number of signal samples you want:			1024 💌
Select the clock to be used on monitoring:			Clk_x 💌

Abbildung 4: Verbindung der zu beobachtenden Ausgänge der IO-Schnittstelle mit »TRIG0«

Die Trace-Signale des Prozessors für die Befehlsadresse, die Befehlsdaten und die Befehlsgültigkeit sollen der Trigger-Gruppe »TRIG1« zugeordnet werden (Abb. 5). Aufzeichnungstakt sei der interne Eingabetakt »Clk_x.



Abbildung 5: Verbindung der Trace-Signale mit »TRIG1«

²Der Netzlistengenerator des IO-Moduls erzeugt sonst keinen Toggle-Ausgang für FIT1.

Nach Schließen der »Debug Configuration« sind nachträglich die Boudary-Scan-Verbindungen zwischen dem Debug-Modul »mdm« und dem Controller des integrierten Logikanalysators »ICON« im mhs-File zu ergänzen:

```
BEGIN mdm
                                        . . .
                                        BEGIN chipscope_icon
 . . .
PARAMETER C_USE_BSCAN = 1
                                         . . .
                                         PORT tdi_in = v_tdi
 . . .
PORT bscan_tdi = v_tdi
                                         PORT reset_in = v_reset
PORT bscan_reset = v_reset
                                         PORT shift_in = v_shift
PORT bscan_shift = v_shift
                                         PORT update_in = v_update
                                        PORT capture_in = v_capture
PORT bscan_update = v_update
PORT bscan_capture = v_capture
                                        PORT sel_in = v_sel1
PORT bscan_sel1 = v_sel1
                                        PORT drck_in = v_drck1
PORT bscan_drck1 = v_drck1
                                         PORT tdo_out = v_tdo
PORT bscan_tdo1 = v_tdo
                                        END
END
```

Der Parameter $C_USE_BSCAN = 1 \ll konfiguriert dabei den \gg mdm \ll so, dass er den Boundary-$ Scan-Port für den »ICON« bereitstellt. Anschließend empfiehlt sich die Kontrolle mit »Run DRCs«. Diese sollte weder Fehlermeldungen noch Warnungen liefern. Die Generierung des Bit-Files und der Daten für den Software-Entwurf erfolgt wieder mit

Export Design > Export & Lauch SDK

wobei bei »Include bitstream and BMM file« der Haken zu setzen ist. Der Arbeitsraum in SDK für den Software-Entwurf sei »SW_LMB_LA«.

3 Testvorbereitung in SDK

Nach »Export & Launch SDK« ist in SDK als erstes das »Board Support Package« zu erzeugen:

```
File \triangleright New \triangleright Board Support Package
```

Einstellungen »Use Default Location«, »standalone« und ohne Einbindung von weiteren Bibliotheken. Nach dem »Board Support Package« ist wieder eine Anwendung einzurichten:

File \triangleright New \triangleright Application Project

Der Name sei »ILA_LedTest« und das Template wieder »Empty Application«. Danach ist mit Rechtsklick auf »ILA-LedTest« über

New ▷ Source File

eine Quelldatei mit dem Namen »ila_ledtest.c« anzulegen und in diese das nachfolgende Programm zu schreiben, das die Leuchtdiodenausgabe hochzählt:

```
#include <xparameters.h>
#include <xio.h>
#define ioadr_led XPAR_IOMODUL_BASEADDR + 0x10
void main(){
    u8 dat=0;
    while (1){
        XIo_Out8(ioadr_led, dat);
        dat++;
    }
}
```

Nach Programmeingabe und erfolgreichem Übersetzen ist der FPGA zu programmieren

Xilinx Tools > Program FPGA

mit

Run > Run Configuration

Rechtsklick auf »Xilinx C/C++ application« und »New« eine »Run Configuration« einzurichten und das Programm mit »Run« zu starten. Zur Auswertung der aufzuzeichnenden Befehlsworte und -adressen wird das disassemblierte Maschinenprogramm benötigt. Die Schritte, um dieses aus dem Elf-File des Programms zu gewinnen, sind:

• in SDK eine Xilinx-Shell öffnen:

Xilinx Tools > Launch Shell

- mit »cd« in das Verzeichnis »ILA_LedTest\Debug« wechseln,
- Disassemblierung und Abspeicherung in eine Textdatei mit

mb-objdump -d ILA_LedTest.elf > ILA_LedTest.txt

• öffnen der Textdatei »ILA_LedTest.txt« mit einem Editor und Extraktion der interessierenden Programmbereiche.

Das Hauptprogramm mit der zu untersuchenden Schleife beginnt ab der Marke »main« (Befehlsadresse 0x610) und endet mit dem Rücksprung am Ende der Endlosschleife (Befehlsadresse 0x638). In groben Zügen ist das dasselbe Programm wie in Anleitung 3. Zu untersuchen ist, wie viele Takte die Ausführung des Speicherbefehls auf Adresse 0x628, der den Wert der Variablen »dat« an die Led's ausgibt. Bei der Ausgabe über den AXI-Bus waren es nahezu 10 Takte.

```
00000610 <main>:
610:
      3021fff4 addik r1, r1, -12 (Stack- und Frame-
                      r19, r1, 8
614:
      fa610008
                swi
                                   pointer einrichten)
618: 12610000
                addk r19, r1, r0
                      r0, r19, 4
 61c: f0130004
                sbi
620: b0000004 imm
                      4
                addik r3, r0, 16 (r3 := 0x40010)
624:
      30600010
628:
      e0930004
                lbui
                      r4, r19, 4 (r4 := mem(FP+4))
 62c:
      f0830000
                sbi
                      r4, r3, 0 (mem(r3) := r4)
                      r3, r19, 4 (r3 := mem(FP+4))
630: e0730004
                lbui
634: 30630001
                addik r3, r3, 1 (r3 := r3 + 1)
                      r3, r19, 4 (mem(FP+4) := r3)
638:
      f0730004
                sbi
 63c:
      b800ffe4
                bri
                      -28 (Sprung nach 0x620)
```

(FP – Frame-Pointer; FP+4 – Adresse von Dat; 0x40010 – Adresse des Led-Ausgaberegisters.

Abbildung 6: Disassembliertes Hauptprogramm

4 Untersuchung der Trace- und der Led-Ausgabe

Nach dem das Programm auf dem Softprozessor gestartet ist, soll auch das Programm zur Ansteuerung des integrierten Logikanalysators auf dem PC gestartet werden:

```
Windows-Startmenü ▷ All Programms ▷ Xilinx Design Tools
▷ ISE Design ...▷ ChipScope Pro ▷ ChipScope 64-bit ▷ Analyzer
```

(Achtung 64-Bitversion verwenden!). Die Verbindung mit dem FPGA wird wieder mit einem Klick auf die Schaltfläche 🗮 oben links hergestellt. Der FPGA ist auszuwählen und aus dem Wrapper-Verzeichnis des integrierten Logikanalysator ist die cds-Datei, in der die Signalnamen stehen, zu importieren (Abb. 7).

🏽 Signal Imp	oort	×
-Import File		
File:	chipscope_ila_0.cdc	
Directory:	H:\Softprozessor\LMB_LA\implementation\chipscope_ila_0_wrapper\	
	Select New File	
Unit/Device		
	DEV: 0 UNIT: 0 (ILA)	
	✓ Auto-create Buses	

Abbildung 7: Import-Einstellungen für die cdc-Datei

Für den ersten Versuch soll der Logikanalysator triggern, sobald auf die Led's der Wert sieben (binär 0b111) ausgegeben wird (Abb. 8).

1	Trigger Setup - DEV:0 My	Device0 (X	C6SLX16) UNIT:0	MyILAO (IL	A)	• ø 🛛				
ž	Match Unit	Function	Value	Radix	Counter					
atc	P-	==	XX_0000_0111	Bin		disabled				
3	- 🗋 FIT1_Toggle		Х							
	FIT1_Interrupt		Х							
	- 🗋 GPO1[7]		0							
	- C GP01/61		0							
E	Add Acti Trigger Cond	lition Name	e Trigger Cond	lition Equati	ion	Output Enable				
j	Del TriggerCo	ndition0	N	10		Disabled				
► Capture	Window Windows: 1 Depth: 1024 Position: 10 Storage Qualification: All Data									

Abbildung 8: Trigger zehn Takte vor der Led-Ausgabe 0b111

Nach Start mit ▶, ausreichendem Zoom und der Einstellung von »Reverse Bus Order« für die Befehlsdaten und -adressen wird für den Schleifendurchlauf von der Ausgabe 0b111 bis zur Ausgabe von 0b1000 an die Led's der Signalverlauf in Abb. 9 aufgezeichnet³. Der Led-Ausgabebefehl mit der Befehlsadresse 0x62C »sbi r4, r3, 0« (mem(r3) := r4) hat im Trace nur zwei Wartetakte davor und keinen Wartetakt danach. Die Ausgabe über den LMB (Local Memory Bus) dauert offenbar nicht länger als drei Takte. Das ist nur ein Drittel der Zeit für eine Datenausgabe über den AXI-Bus. Abb. 10 zeigt die aufgezeichneten Trace-Signal aus Abb. 9 nochmal als Listing, in dem zu allen Befehlsworten mit »Trace_Valid_Instr=1« die Assemblernotation und die Funktion mit angegeben sind. Die Sample-Zählung im Listing beginnt mit null. Bei der Zeitzählung ist der Nullpunkt der Triggerzeitpunkt.

³Hinweis zur Problembeseitigung: Nach jedem Programmneustart in SDK oder, wenn statt der erwarteten Signalverläufe mit Chipscope für viele Takte hintereinander Einsen aufgezeichnet werden, ist mit »JTAG Chain ▷ Close Cable« die Kabelverbindung zu trennen und mit 🖬 neu zu öffnen.

Bus/Signal	-3 	-2 	- 1	0	1	2 	3 	4	5 	6 	7	8 	9 	10 	11 	12 	13 	14 	15 	16 	17 	18
•- GPO1	000	0011	0	X						0000	0111							x		0000	1000	
• Trace_Instruction	EC	9300	04	χ) E	073000	04	χ)€		3021	FFAC	X	X	<u>(Е</u>	9300	04	X	E	07300	04	X
← Trace_PC		628		<u>)</u> 620	X	630		X <u>634</u>	638	(<u>63C</u>)	64	10	620	624		628		(<u>62C</u>	\square	630		X <u>634</u>
Trace Valid Instr						1										1				1		

Abbildung 9: Aufgezeichnete Trace-Signale für einen Schleifendurchlauf

Sample	Led-Ausgabe		abgeschlossener Befehl						
/ Zeit.	(GPO1)	PC	Instruction	disassembl.	Funktion				
9 / -1	00000110	0x628	ungültig						
10 / 0	00000111	0x62c	$0 \times F0830000$	sbi r4, r3, 0	$\mathrm{mem}(\mathrm{r}3):=\mathrm{r}4$				
11 / 1	00000111	0x630	$0 \times E0730004$	lbui r3, r19, 4	r3 := mem(FP+4)				
12 / 2	00000111	0x630	ungültig						
13 / 3	00000111	0x630	ungültig						
14 / 4	00000111	0x634	0x30630001	addik r3, r3, 1	$\mathrm{r3}:=\mathrm{r3}+1$				
15/5	00000111	0x638	0 x F0730004	sbi r3, r19, 4	$\mathrm{mem}(\mathrm{FP}{+}4):=\mathrm{r}3$				
16 / 6	00000111	0x63C	0xB800FFE4	bri -28	Sprung nach 0x620				
$17 \ / \ 7$	00000111	0x640	ungültig						
18 / 8	00000111	0x640	ungültig						
19 / 9	00000111	0x620	$0 \times B0000004$	imm 4					
20 / 10	00000111	0x624	0x30600010	addik r3, r0, 16	r3 := 0x40010				
21 / 11	00000111	0x628	$0 \times F0830000$	sbi r4, r3, 0	$\mathrm{mem}(\mathrm{r}3):=\mathrm{r}4$				
22 / 12	00000111	0x628	ungültig						
23 / 13	00000111	0x628	ungültig						
24 / 14	$0000\ 1000$	0x62C	0xE0730004	lbui r3, r19, 4	r3 := mem(FP+4)				

Abbildung 10: Listing der Trace-Signale zu Abb. 9 mit disassemblierten Befehlen

5 Untersuchung der Timer-Ausgabesignale

Die Festwert-Timer haben eine in der Hardware-Konfiguration mit »Number of Clocks between Strobes« definierte Zählperiode, keine Ein- und Ausschaltmöglichkeit und zwei Ausgänge, die mit »Toggle« und »Interrupt« bezeichnet sind. Es soll untersucht werden, was an diesen Ausgänge für Signale erzeugt werden. Das Testprogramm sei eine Endlosschleife, die nichts tut:

```
void main(){
  while (1){};
}
```

Mit der Trigger-Bedingung ».._Interrupt=1«, alle anderen Signale »X« und »Position=10« ergeben sich die Signalverläufe in Abb. 11. Alle 100 Takte wird das Interruptsignal für einen Takt aktiv. Im Folgetakt invertiert das Toggle-Signal seinen Wert.

Due/Cinnel		5	25	45	65	85	105	125	145	165	185	
Bus/Signal	JOI											_ 🔻
FIT1_Toggle												
- FIT1_Interrupt												

Abbildung 11: Ausgabesignalverläufe des Festwert-Timers FIT1

In einem weiterführenden Experiment wird untersucht, wie lange die Programmreaktion auf ein Timer-Event dauert. Das Programm prüft in einer Endlosschleife das Interrupt-Bit für Timer »FIT1«. Falls es gesetzt ist, wird es gelöscht, der Wert der Variabken »dat« auf die Led's ausgegeben und weitergezählt:

```
#include <xparameters.h>
#include <xio.h>
#define ioadr_led XPAR_IOMODUL_BASEADDR + 0x10
#define ioadr_IRQ_STATUS XPAR_IOMODUL_BASEADDR + 0x30
#define ioadr_IRQ_ACK XPAR_IOMODUL_BASEADDR + 0x3C
#define FIT1_EventNr 7
void main(){
    u8 dat=0;
    while (1){
        if (XIo_In32(ioadr_IRQ_STATUS) & 1<<FIT1_EventNr){
            XIo_Out32(ioadr_IRQ_ACK, 1<<FIT1_EventNr);
            XIo_Out32(ioadr_led, dat);
        }
    }
}</pre>
```

Die interessierende Frage ist, wie viele Takte vergehen vom Setzen des Interrupt-Bits bis zur Änderung der Led-Ausgabe. Abb. 12 zeigt mit der Triggerbedingung »GPO1=0x07« und »FIT1_Interrupt=1« aufgezeichneten Signalverläufe. Im Bild vergehen 20 Takte, bis sich nach Aktivierung des Interuptsignals der Led-Wert ändert. Mehrmalige Versuchswiederholung zeigt, dass die Verzögerung auch bis zu 26 Takte sein kann.

Bus/Signal	()	1	2 	3 	4 	5 	6 	7	8 	9 	10 	11 	12	13 	14 	15 	16 	17	18 	19 	20	21
- FIT1_Toggle																							
-FIT1_Interrupt																							
⊶ GPO1								00	0001	11													01000
• Instruction	χ	X	30000	0004))		3060	0030	E	86300	00)		(Χ	\$	X	()	()	()	EC	9300	04	X
- Trace_PC	X6:	<u>18</u>	630	<u> </u>	(624)	(628)	62	2C)	\square	630		634	638	X <u>63C</u>	640	644	648	(64C)	(650)		654		658
										1													

Abbildung 12: Ausgabverläufe des Timer-Led-Programms

Die Interpretation der Signalverläufe erfordert wieder die disassemblierte Befehlsfolge⁴:

loop:			//	Beginn Endlosschleife
624:	80000000	or r0, r0, r0	//	nop-Befehl
628:	Ъ0000004	imm 4		
62c:	30600030	addik r3, r0, 48	//	<pre>r3 := ioadr_IRQ_STATUSIRQ_STATUS</pre>
630:	e8630000	lwi r3, r3, 0	//	r3 := Wert(IRQ_STATUS)
634:	a4630080	andi r3, r3, 128	//	alle Bits außer FIT1_EventNr löschen
638:	bc03ffec	beqi r3, -20	//	wenn r3=0, Sprung zu loop
63c:	Ъ0000004	imm 4		
640:	3060003c	addik r3, r0, 60	//	r3 := AdresseIRQ_ACK
644:	30800080	addik r4, r0, 128	//	r4 := (1< <fit1_eventnr)< td=""></fit1_eventnr)<>
648:	f8830000	swi r4, r3, 0	11	Löschen Ereignisbit

 4 Schritte zur Disassemblierung: Auf der Xilinx-Console in das Verzeichnis ».. \ILA_FitTest \Debug« wechseln, ein »Dump« vom Elf-File zu erzeugen und mit einem Editor die Befehlsfolge in der Endlosschleife zu extrahieren.

```
64c: b0000004
               imm 4
650: 30600010
               addik r3, r0, 16
                                 // r3 := Adresse .._led
               lbui r4, r19, 4
654: e0930004
                                 // r4 := dat;
658: f0830000
               sbi r4, r3, 0
                                  // Led-Ausgabe := dat
65c: e0730004
               lbui r3, r19, 4
                                  // r4 := dat;
660: 30630001
               addik r3, r3, 1
                                  // r4++;
664: f0730004
               sbi r3, r19, 4
                                  // dat := r4
668: b800ffbc
               bri -68
                                  // Sprung zu loop
```

Aus den aufgezeichneten Signalverläufen und dem disassemblierten Programmausschnitt ergibt sich das Trace-Listing in Abb. 13:

Zeit-	Inter-	GPO1		abgeschlossener Befehl										
punkt	rupt	(Led)	PC	Instruction	disassembl.	Funktion								
0	1	0b111	0x638	0xBC03FFEC	beqi r3, -20	wenn r3=0, Sprung zu loop								
1	0	0b111	0x63C	ungültig										
2	0	0b111	0x63C	ungültig										
3	0	0b111	0x624	0x80000000	or r0, r0, r0	nop-Befehl								
4	0	0b111	0x628	0xB0000004	imm 4									
5	0	0b111	0x62C	0x30600030	r3, r0, 48	$r3 := ioadr_IRQ_STATUS$								
6	0	0b111	0x62C	ungültig										
7	0	0b111	0x630	0xE8630000	lwi r3, r3, 0	$r3 := Wert(_IRQ_STATUS)$								
8	0	0b111	0x630	ungültig										
9	0	0b111	0x630	ungültig										
10	0	0b111	0x634	0xA4630080	andi r3, r3, 128	Bits außer FIT1_EventNr löschen								
11	0	0b111	0x638	0xBC03FFEC	beqi r3, -20	wenn r3=0, Sprung zu loop								
12	0	0b111	0x63C	0xB0000004	imm 4									
13	0	0b111	0x640	0x3060003C	addik r3, r0, 60									
14	0	0b111	0x644	0xA4630080	andi r3, r3, 128	Bits außer FIT1_EventNr löschen								
15	0	0b111	0x648	0xF8830000	swi r4, r3, 0	Löschen Ereignisbit								
16	0	0b111	0x64C	0xB0000004	imm 4									
17	0	0b111	0x650	0x30600010	addik r3, r0, 16	r3 := Adresse led								
18	0	0b111	0x654	0xE0930004	lbui r4, r19, 4	r4 := dat								
19	0	0b111	0x654	ungültig										
20	0	0b111	0x654	ungültig										
21	0	0b1000	0x658	0xF0830000	sbi r4, r3, 0	Led-Ausgabe := dat								

Abbildung 13: Auflistung der Trace-Signale zu Abb. 12

Der Befehl zum Lesen des Interrupt-Statusregisters steht auf Adresse 0x630. In der Beispielaufzeichnung wird dieser Befehl 4 Takte vor Aktivierung und das nächste mal 8 Takte nach der Aktivierung des Interrupt-Signals abgeschlossen. Nach dem erste Lesen ist das auszuwertende Ereignisbit offenbar noch nicht gesetzt, so dass der bedingte Rücksprung auf Adresse 0x638 ausgeführt und das Statusregister noch einmal gelesen wird. Nach dem Lesen des Statusregisters und dem ausgeführten Sprung folgen jeweils zwei »Leertakte«, d.h. es wird in den zwei Folgetakte kein weiterer Befehl abgeschlossen. Nach dem zweiten Lesen des Interrupt-Statusregisters in Schritt sieben folgen wieder die beiden »Leertakte« und dann werden lückenlos acht Befehle fertig gestellt, d.h. weder nach dem »genommenen« Sprung noch nach dem Schreibbefehl zum Löschen des Ereignisbits folgen Leertakte. Der Befehl auf Adresse 0x650 schreibt den neuene Wert auf die Led's und benötigt danach wieder zwei Leertakte. Mit integrierten Logikanalysatoren lässt sich die Abarbeitung von Programmen sehr detailliert untersuchen und testen. Der Arbeitsaufwand hierfür ist jedoch erheblich.

6 Logikanalysatoreinbau mit dem »ChipScope Inserter«

In der »Debug Configuration« sind nur ausgewählte interne und Anschlusssignale für den Anschluss an integrierten Logikanalysatoren zugänglich. Nicht anschließbar sind insbesonder Signale von Bussen⁵ Die LMB-Signale sind z.B. unzugänglich.

Einen alternativen Weg mit mehr Gestaltungsspielraum bietet »ChipScope Inserters«. Der »ChipScope Inserters« verlangt eine Netzliste in Form einer ngc-Datei als Eingabe und erzeugt eine geänderte ngc-Datei als Ausgabe, die zusätzlich zur Schaltung den integrierten Logikanalysator enthält. Das Rechnersystem wird ohne Logikanalysatoren entworfen. Dann wird mit »Generate Netlist« die Netzliste erzeugt, mit dem »»ChipScope Inserter« ein (oder mehrer) Logikanalysator(en) eingefügt und die Schaltungsgnerierung mit »Generate Bitstream« fortgesetzt. Für das praktische Vorgehen ist zu empfehlen:

- die Schaltung zuerst ohne die Logikanalysatoren zu entwickeln, zu übersetzen und mit Testprogrammen auszuprobieren,
- dann mit

Project ▷ Clean all generated Files

alle automatisch erzeugten und auch alle bei einem vorherigen Einbau eines Logikanalysators mit dem »ChipScope Inserters« erzeugten Datein zu löschen und

• die Schaltungsgenerierung mit »Generate Netlist« ohne alte Datein in den Entwurfsverzeichnissen zu starten.

Nach der Netzlistenerzeugung ist als Eingabe für den »ChipScope Inserter« eine Kopie der generierten Netzliste mit einem anderen Namen zu erzeugen. Dafür ist aus EDK Xilinx-Konsole zu öffnen

```
Project > Launch Xilinx Shell
```

in das Unterverzeichnis »implementation« zu wechseln

```
cd implementation
```

und das Kopierprogramm mit den Bezeichnern der Eingabe- und der Ausgabe-ngc-Datei zu starten:

```
ngcbuild system.ngc system1.ngc.
```

Der »Core Inserter « wird über das Windows Startmenü im selben Verzeichnis wie der ChipScope-Analyzer gestartet (Abb. 14).



Abbildung 14: Start des »ChipScope Core Inserters«

⁵Ausgenommen sind der AXI- und der PLB-Bus, für die es spezielle Busanalysatoren gibt.

Im Startfenster des »Core Inserters« ist als »Input Design Netlist« die umbenannte Netzliste und als »Output Design Netlist« der Netzlistenbezeichner, mit dem der Generierungsprozess in EDK fortgesetzt wird, sowie der richtige Schaltkreistyp einzustellen (Abb. 15). Im nächsten Fester des »Core Inserters« ist »USER1« zu belassen und ab dem übernächsten sich öffnenden Fester »Trigger Parameter« (Abb. 17) beginnt die Konfiguration des Logikanalysators.

👻 ChipScope Pro Co	ore Inserter	_ 🗆 ×
DEVICE	Select	Device Options
Design Files		
Input Design Netlist:	H:\Softprozessor\LMB_LA\implementation\system1.ngc	Browse
Output Design Netlist:	H:\Softprozessor\LMB_LA\implementation\system.ngc	Browse
Output Directory:	H:\Softprozessor\LMB_IO\implementation	Browse
Device Settings		·
Device Family: Spart	tan6	

Abbildung 15: Festlegung der Ein- und Ausgabenetzliste für den »Core Inserter«

Der einzubauende Logikanalysator soll die LMB- und Trace-Signale, aus denen die zeitliche Befehlsabarbeitung rekonstruiert werden kann, sowie die Led-Ausgabe mit dem normalen Systemtakt aufzeichnen. Abb. 16 zeigt eine Skizze der Signalverbindungen. Der Prozessor hat getrennte Schnittstellen für Befehle und Daten. Die Befehlsschnittstelle sendet die Befehlsadressen über den »ILMB« und den »ibram_cntlr« an den Block-RAM-Port A und bekommt innerhalb eines Taktes die Befehlsdaten. In den Funktionsblöcken »ILMB« und »ibram_cntrl« steckt wenig Funktionalität. Die Adressen und Daten werden praktisch nur durchgereicht. Die Funktionen und Aufgaben der übrigen Steuersignale sollen später in eigenen Experimenten untersucht werden.



Abbildung 16: LMB- und Trace-Signale des konfigurieten Rechnersystems

Die Datenschnittstelle verhält sich ähnlich. Sie kommuniziert über den »dlmb« und den »dbram_cntlr« mit Port B des Block-RAMs und kann im Gegensatz zum Befehlsbus auch Daten schreiben. Zusätzlich hängt am Datenbus die IO-Einheit, die sich mit dem »bram_cntlr_d« die vom Prozessor kommenden Daten teilt. Die Adresse und die Ausgabedaten werden vom Prozessor an beide angeschlossenen Slave-Einheiten praktisch nur durchgereicht. Die Lesedaten vom RAM und vom IO-Modul kommen auf getrennten 32-Bit-Signalvektoren am »DLMB« an und werden zu einem 32-Bit-Datenvektor für die Weitergabenzum Prozessor weitergeleitet. Der »DLMB« enthält offenbar einen 64-32Bit-Multiplexer für die vom Prozessor zu lesenden Daten. Für einen Test mit Logikanalysator reicht es, wenn interessierenden Adressen und Daten nur an einer Stelle beobachtet werden.

Am Trace-Port sind auch Adressen und Daten beobachtbar, aber nicht die der Befehle, deren Befehlsworte gerade geholt werden, sondern die, die gerade fertig werden. Zusammen mit einigen weiteren Signalen lassen sich der interne Verarbeitungsfluss im Prozessor und die aktuellen Registerwerte im Prozessor rekonstruieren.

Nach bisherigen Versuchen darf der einzubauenden Logikanalysator nicht mehr als vier Block-RAMs verwenden⁶. Bei einer Aufzeichnungstiefe von 1024 kann ein aus vier Blockspeichern aufgebauter Logikanalysator bis zu 71 Dateneingänge haben. Die nachfolgende Tabelle zeigt für das folgende Experiment getroffene Signalauswahl und die geplante Signal-Kanal-Zuordnung:

Signal	LA-Kanal	Bedeutung
Led_7_OBUF bis LED_0_OBUF	CH0 bis CH7	LED-Ausgabe
$cpu/INSTR_ADDR{<}20{>}$ bis ${<}31{>}$	CH8 bis CH19	gesendete Befehlsadresse
cpu/I_AS	CH20	Befehsadresse gültig
$\mathrm{cpu/INSTR}{<}0{>}\mathrm{bis}\;{<}31{>}$	CH21 bis CH52	gelesenes Befehlswort
cpu/IFETCH	CH53	
cpu/IREADY	CH54	
${ m cpu/TracePC{<}20{ m >}{<}31{ m >}}$	CH55 bis CH66	Trace-Befehlsadresse
$cpu/Trace_Valid_Instr$	CH67	Trace-Befehlsadresse gültig
$_{ m cpu/Trace_OF_PipeRun}$	CH68	
$cpu/Trace_EX_PipeRun$	CH69	
$cpu/Trace_Reg_Write$	CH70	

Tabelle 1: Vom Logikanalysator aufzuzeichnende Signale

Die Led-Ausgabe ist bitgespiegelt zugeordnet und die Adressen und Daten sind bitgespiegelt definiert (der höchste Index entspricht dem niederwertigsten Bit). Das ist in der Analyzer-Anzeige wieder zu korrigieren. Da der Befehlsspeicher nur einen 8k-Byte Adressraum hat, werden nur die niederwertigen 13 bit der Befehlsadressen aufgezeichnet, einmal der Adresse, die an den Befehlsspeicher gesendet wird und einmal die, die der Trace-Port ausgibt. Von den zusätzlich aufzuzeichnenden Steuersignalen werden in den Experimenten nur die Gültigkeitssignale ausgewertet. Die restlichen dienen für weiterführende Untersuchungen.

Insgesamt sind 71 Signale zu beobachten. Diese Zahl ist im Fenster »Trigger Parameters« Abb. 17 als »Number of Input Trigger Ports« einzutragen. Im nächsten Fenster »Capture Parameter« sind »Data Depth=1024«, »Data Same As Trigger $\sqrt{«}$, »Include TRIG0... $\sqrt{«}$ etc. zu belassen. Die insgesamt erforderliche Anzahl von Block-RAMs ist vier.

Im nächsten Eingabefeld »Net Connections« ist mit »Make Connections«, »Clock Signals« in das Zuordnungsmenü Abb. 18 zu wechseln und links unter »/[system]« als Aufzeichnungstakt »Clk_BUFGP« auszuwählen.

Die den ersten Trigger-Eingängen zuzuordnenden Led-Signale sind auch unter »/[system]« zu finden (Abb. 19). Alle anderen den Trigg-Ports zuzuordneden Signale stehen im Unterbaum

⁶Aus bisher ungeklärten Gründen funktioniert sonst die sich anschließende Bitstromgenerierung nicht.

meters Capture Parameters Net Connections										
Trigger Input and Match Unit Settings										
Number of Input Trigger Ports: 1 💌 Number of Match Units Used: 1										
Trigger Width: 71 Match Type: Basic w/edges										
# Match Units: 1 Bit Values: 0, 1, X, R, F, B, N										
Counter Width: Disabled Functions: =, <>										
lition Settings										
Trigger Sequencer Max Number of Sequencer Levels: 16										
lification Condition Settings Storage Qualification										

Abbildung 17: Einstellung der »Trigger Parameter«

Structure / Nets	;	Net Selections				
γ − / [system]		Clock Signals Trigger/Data Signals				
► axi_interc	connect_0 [syster	Channel				
Net Name	Pattern		CH:0 /CIk_BUFGP			
Net Name	Source Instan	Source Comp	Base Type			
btn_0_IBUF	btn_0_IBUF	IBUF	IBUF	A		
Clk_BUFGP	Clk_BUFGP	BUFGP	BUFGP			

Abbildung 18: Auswahlfenster des Aufzeichnungstakts

»CPU« (Abb. 20). Mit »Net_Name«, einer Teilzeichenkette des Namens als »Pattern« und dann »Filter« lassen sich die zuzuordnenden Signale einfacher finden.

Structure / Nets	Net Selections									
<mark>۹−</mark> / [system]		C	lock §	Signals	Tr	igger/Data Signal	S			
► axi_interc	Ch	annel	1			m				
•			•		CH	:0	/Led_7	_OBU	JF	
Nathama	- Dettern	* *1 = +*	- Filter		СН	:1	/Led_6	6_OBU	JF	
Net Name	Pattern	. Lea.	▼ Filter		CH	:2	/Led_	5_OBU	JF	
Net Name	Source Instan	Source Comp	Base Type		U	P0				
Led_7_OBUF	iomodul	system_iomodul	FDRE	 ▲ 8						
Led_6_OBUF	iomodul	system_iomodul FDRE				Males (Maria Mata IIa	
Led_5_OBUF	iomodul	system iomodul	FDRE	Make Connections Move Nets Up				move nets up		

Abbildung 19: Auswahlfenster für die Ein- und Ausgabenetzliste

Nach der Auswahl der Aufzeichungstakts und der Zuordnung der 71 Datensignale zu den 71 Trigger+Daten-Ports ist das Zuordnungsfenster mit »OK« zu verlassen. Dann sind mit

File > Save As > bus_test.cdc

eine cdc-Datei für den konfigurierten Logikanalysator zu speichern und mit »insert« ein Berechnungsprozess zu starten, der den Logikanalysator in die Netzliste »system.ngc« eingefügt. Das dauert einige Minuten. Dann ist in EDK mit »Generate Bitstream« und »Export Design« die Bitdatei zu erzeugen und die Hardwarebeschreibungsdateien in ein SDK-Projekt zu exportieren. In SDK ist wieder ein Board-Suppoert-Package anzulegen, ein »Application Project« anzulegen

Structure / Net	s	1000	Net Selections			
🗠 cpu [sys	tem_cpu_wrapper	and and a	Clock S	ignals Trigger/Data Signals		
Net Name	▼ Pattern	Filter	and a state of the	Channel CH:54	/cpu/IREADY	
Net Name	Source Instan	Source Comp	Base Type	1000	CH:55	/cpu/Trace_PC<20>
Trace_PC<20>	сри	system cpu wr	FDE		CH:56	/cpu/Trace_PC<21>
Trace PC<21>	cpu	system cpu wr	FDE	200	CH:57	/cpu/Trace_PC<22>
Trace PC<22>	cpu	system cpu wr	FDE .		CH:58	/cpu/Trace_PC<23>
Trace PC<23>	cpu	system cpu wr	FDE .	8	CH:59	/cpu/Trace_PC<24>
Trace PC<24>	cpu	system cpu wr	FDE	100	CH:60	/cpu/Trace_PC<25>
Trace_PC<25>	сри	system_cpu_wr	FDE		CH:61	/cpu/Trace_PC<26>

Abbildung 20: Auswahlfenster für die Ein- und Ausgabenetzliste

```
#include <xparameters.h>
#include <xio.h>
#define ioadr_led XPAR_IOMODUL_BASEADDR + 0x10
void main(){
    u8 dat=0;
    while (1){
        XIo_Out8(ioadr_led, dat);
        dat++;
    }
}
```

Befehlsfolge der innersten Schleife:

```
loop:
620: b0000004 imm 4
624: 30600010 addik r3, r0, 16 //r3:=ioadr_led
628: e0930004 lbui r4, r19, 4 //r4:= *adr_dat
62c: f0830000 sbi r4, r3, 0 //*ioadr_led:=r4
630: e0730004 lbui r3, r19, 4 //r3:=*adr_dat
634: 30630001 addik r3, r3, 1 //r3++
638: f0730004 sbi r3, r19, 4 //*adr_dat:=r3
63c: b800ffe4 bri -28 // springe nach loop
```

Abbildung 21: Testprogramm und disassemblierte Befehlsfolge der innersten Schleife

und in diesem eine Programmdatei anzulegen, das Programm einzugeben und zu übersetzen, eine »Run Configuration« zu erzeugen, das Programm zu starten und das ausführbare Programm zu disassemblieren.

Abb. 21 zeigt das Testprogramm und die dissasemblierte Befehlsfolge der inneren Schleife. Die lokale Variable »dat« hat offensichtlich die Adresse

adr_dat := r19 +4

(r19 – Frame-Pointer). Das Ausgaberegister für die Leuchtdioden hat die konstante Adresse ial = 0x40010«.

Wenn das Programm läuft, ist der »ChipScope Analyzer« zu starten, mit 🖬 die Kabelverbindung zu öffnen, das cdc-File zu importieren, sind die Led-Ausgaben zu einem Bus zusammenzufassen, die Signalvektoren mit »Reverse Bus Order« zu spiegeln, etc. Der Aufzeichnungs-Trigger soll so eingestellt werden, dass die Aufzeichnung 10 Takte vor dem Signalwechsel der Led-Ausgabe nach 0x07 beginnt. Abb. 22 zeigt die aufgezeichneten Signale.



Abbildung 22: Aufgezeichnete Signale

Die ausgesendeten Befehlsadressen sind bei »I_AS=1« gültig. Die zugehörigen Befehlsdaten werden einen Takt verzögert aufgezeichnet. Die Trace-Adressen sind gegenüber den aufgezeichneten Adressen deutlich verzögert. Abb. 23 zeigt die augezeichnete Signalfolge ohne Befehlsworte mit kleinerem »Zoom«. Die Zeitfenster, in denen die Adressen ungültig sind (»INSTR_ADDR« bei bei »I_AS=0« und »Trace_PC« bei »Trace_Valid_Instr=0« sind rot gekennzeichnet. Es ist zu erkennen, dass vom Aussenden der Adresse an den Befehlsspeicher bis der Befehlabschluss am Trace-Port angezeigt wird, fünf bis acht Takte vergehen. Als nächstes könnte man anhand der Trace-Signale für die Befehle, die die Pipeline anhalten (der Speicherbefehl auf Adresse 0x6C und der Sprungbefehl auf Adresse 0x63C«) untersuchen, welche Pipeline-Phasen während ihrer Abarbeitung angehalten werden.



Abbildung 23: Signalaufzeichnung mit kleinerem Zoom und Kennzeichnung ungültiger Adressen

7 Test der seriellen Schnittstelle

Bei einer seriellen Kommunikation mit 9600 Baud dauert die Übertragung eines Bytes etwa 1 ms. Mit den 100MHz-Prozessortakt müsste die Datentiefe des Aufzeichnungsspeichers mindesten 10⁵ betragen. Das erfordert eine übermäßig groß Anzahl an Block-RAMs. Die Alternative ist die Abtastung mit einen langsameren Takt, z.B. in unserem Projekt mit dem 500 kHz Signal am Toggle-Ausgang von Festwert-Timer FIT1. Die Toggle- und Interrupt-Signale der Timer erscheinen nur in der Netzliste, wenn die Signale in der Schaltung genutzt werden⁷. In Abb. 3 ist, damit er für den Anschluss des Logikanalysators verfügbar bleibt, der IO-Modulausgang »FIT1_Toogle« mit dem Signal »T500kHz_x« und dieses mit dem Port »PORT T500kHz« verbunden.

Der Einbau des neuen Logikanalysators erfolgt wie im vorherigen Projekt:

- Project \triangleright Clean all generated Files
- Gerate Netlist

⁷Die Logik für ungenutzte Ausgänge wird offenbar schon bei der Netzlistengenerierung wegoptimiert.

16

• ngcbuild system.ngc system1.ngc

Dann wird mit dem »ChipScope Inserter« der neue Logikanalysator konfiguriert. Im ersten Fenster des »ChipScope Insterters« bleiben die Einstellungen für »Input Design Netlist« etc. wie in Abb. 15. Im nächsten Fenster bleibt »USER1«. Im Menü für die Trigger-Parameter soll »Trigger Width« dieses mal auf 10 gesetzt werden (Abb. 24).

Trigger Parameters	Capture Parameters	Net Connections								
Trigger Input and Mat	ch Unit Settings									
Number of Input Trigger Ports: I I I I										
TRIGO: Trigger Width: 10 Match Type: Basic w/edges										
Trigger Condition Set	tings									
Enable Trigger S	Enable Trigger Sequencer Max Number of Sequencer Levels:									
Storage Qualification	Condition Settings									
Enable Storage	Qualification									

Abbildung 24: »Trigger Parameter« des Logikanalysators für den UART-Test

Im Menü für die Einstellung der »Capture Parameter« soll »Data Depth« auf 2048 vergrößert werden. Der Preis dafür sind zwei statt nur ein Block-RAM (BRAM Count 2, Abb. 25).

■ DEVICE	ILA Select Integrated Logic Analyzer Options
⊡ICON	Trigger Parameters Capture Parameters Net Connections
	Capture Settings
Core Utilization BRAM Count: 2	Clock Edge Data Depth: 2048 ✓ Samples ✓ Data Same As Trigger Trigger Ports Used As Data ✓ Include TRIGO Port (width=10)

Abbildung 25: »Capture Parameter« des Logikanalysators für den UART-Test

An den Takteingang des Logikanalysators ist wie in Abb. 26 das auf einen Schaltungsausgang geführte Toggle-Signal »T200kHz_OBUF« vom Festwert-Timer FIT1 anzuschließen.

Structure / Net	5			1000	-	Net Selections	
♀ -/[system]		K	Clock Signals Tr	igger/Data Signals			
A avi inter	connect O leveter						
Net Name	▼ Filter						
Net Name	Source Instan	Source Comp	Base Type		Ľ	CPU	
an_0_OBUF	iomodul	system_iomodul	FDRE			Make Connections	Move Nets Up
RsTx_OBUF	iomodul	system_iomodul	FDS			Denne Orene filmer	Maria Nata Davia
T200kHz_OBUF	iomodul	system_iomodul	FDR	- 8		Remove Connections	Move Nets Down

Abbildung 26: Auswahl des Aufzeichnungstakts

An die Trigger- und Dateneingänge des Logikanalysators sollen der serielle Ein- und der serielle Ausgang der UART sowie die Ausgabesignale an die Leds angeschlossen werden (Abb. 26). Nach der Abschluss der Konfiguration ist der Logikanalysator mit »Insert« einzufügen, die Schaltungsgenerierung mit »Generate Bitstream« und »Export Design« abzuschließen. In SDK

Structure / Nets	3	Net S	elections				
ç-/[system]			Cloc	k Signals	Trigger/Data Signals		
► axi_interc	connect_0 [syster	n_axi_interconne	ct_0_wrapper]		Chan	nel	
<u> </u>					CH:0	/RsTx_O	BUF
						/RsRx_I	BUF
Net Name Pattern: *BUF*					CH:2	/Led_0_0	OBUF
Net Name	Source Instan	Source Comp	Base Type		CH:3	/Led_1_(OBUF
btn 0 IBUF	btn 0 IBUF	IBUF	IBUF		CH:4	/Led_2_	OBUF
		BUEGP	BUEGP		CH:5	/Led_3_0	OBUF
		IDUIC	IDUE		CH:6	/Led_4_(OBUF
RSRX_IDUF	RSRX_IDUF	IDUF	IDUF	- 8	CH:7	/Led_5_(OBUF
Led_7_OBUF	Iomodul	system_iomodul	FDRE	- 8	CH:8	/Led 6 (OBUF
Led_6_OBUF	iomodul	system_iomodul	FDRE		CH-9	/led 7 (OBUE
Led_5_OBUF	iomodul	system_iomodul	FDRE		onio	, 200_1_	

Abbildung 27: Auswahl der zu beobachtenden Signale

ist ein neues »Application Project« mit eine C-Datei mit dem Testprogramm in Abb. 28 zu erzeugen. Das Testprogramm definiert eine Sende- und eine Empfangsfunktion und wartet in einer Endlosschleife immer auf ein Zeichen, gibt den Zeichenwert auf die Led's aus und sendet das Zeichen zurück.

```
#include <xio.h>
#include <xparameters.h>
// Registeradressen siehe [pg052-iomodule[1].pdf, S. 13, Tab. 2-5]
#define ioadr_UART_RX XPAR_IOMODULE_O_BASEADDR + 0
#define ioadr_UART_TX XPAR_IOMODULE_O_BASEADDR + 0x04
#define ioadr_UART_STATUS XPAR_IOMODULE_0_BASEADDR + 0x08
#define ioadr_led XPAR_IOMODULE_0_BASEADDR + 0x10
// Empfangsfunktion für ein einzelnen Zeichen u8 getc(){
// warte bis "Rx Valid Data" (UART_STATUS.0) gesetzt ist
while (!(XIo_In8(ioadr_UART_STATUS) & (1<<0))){};</pre>
return XIo_In8(ioadr_UART_RX);
}
// Sendefunktion für ein einzelnes Zeichen void sendc(u8 c){ // warte solange "Tx Used" (
XIo_Out8(ioadr_UART_TX, c);
}
void main(){
 u8 c;
 while (1){
   c = getc();
                           // Warte auf Empfangszeichen
   XIo_Out8(ioadr_led, c); // Ausgabe auf die Led's
                            // Zurücksenden des Zeichens
   sendc(c);
 }
}
```

Abbildung 28: Testprogramm für den UART-Test

Nach erfolgreicher Programmübersetzung sind

- der FPGA neu zu programmieren,
- ein »Run Configuration« ist anzulegen,
- das Programm mit »Run« zu starten,

- HTerm zu starten und
- zum Test ein Zeichen an den Softprozessor zu senden.

Nach dem Programmstart und dem initialen Programmtest mit HTerm erfolgt ein Wechsel zum »ChipScope Analyzer«. Im »ChipScope Analyzer« muss wie nach jedem Programmstart die Kabelverbindung mit »JTAG Chain > Close Cable« geschlossen und neu geöffnet sowie die neue cdc-Datei, die zuvor mit dem »ChipScope Inserter« abzuspeichern ist, importiert werden. Die Triggereinstellung sei wie in Abb. 29 eine null auf dem Empfangssignal »RsRx_IBUF«.

ž	Match Unit	Function		Value	Radix	Counter					
atch	P− M0:TRIG0	==	XX	_XXXX_XXX0	Bin	disabled					
	-/Led_0_OBUF			Х							
	-/RsTx_OBUF			Х							
	/RsRx_IBUF			0							
►Trig	Add Active Trigger Condition Name Trigger Condition Equation Del TriggerCondition0 M0										
► Capture	Window Vindows: 1 Depth: 2048 Position: 10 Storage Qualification: All Data										

Abbildung 29: Triggereinstellungen

Nach dem Aufzeichnungsstart und dem Versenden des Zeichens »a« wird die Signalfolge in Abb. 30 aufgezeichnet. Die Angaben auf der Zeitachse sind bei einem Aufzeichungstakt von 500 kHz mit 2 µs zu multiplizieren. Die Übertragung eines Bytes dauert, wie vorhergesagt, etwa 1 ms.

Bus/Signal	-10	70	150	230	310	390	470	550	630	710	790	870	950	1030
∽ <mark>/Led_</mark>				00			Х				6	1		
-/RsTx_OBUF														
/RsRx_IBUF														

Abbildung 30: Aufgezeichnete Signalverläufe für den UART-Test