

Rechnerarchitektur, Foliensatz 5 Parallele und serielle Schnittstellen


G. Kemnitz

13. November 2018

Contents		2.1 USART	5
		2.2 SPI-Bus	7
		2.3 JTAG (Testbus)	10
1 Ports	1	3 Analoge Eingabe	11
1.1 Ports des ATmega2560	1		
1.2 Polling	3		
2 Serielle Schnittstellen	5	4 Aufgaben	13

1 Ports

Prinzip der Ein- und Ausgabe



Ein Prozessor kommuniziert mit seiner Umgebung


- Benutzer, Sensoren, Aktoren,
- getrennten Werken (Timer, Watchdog, ...),
- anderen Rechnern, ...

über EA-Register.

Im einfachen Fall sind die EA-Register Parallele Schnittstellen, d.h. binäre Ausgabesignale z.B. zum Schalten von Anzeigen, Motoren und Eingabesignale, z.B. zum Lesen von Schalter und Sensorwerte.

1.1 Ports des ATmega2560

Ports des ATmega2560



- Ports (Parallele Schnittstellen) sind 8-Bit-, bei größeren Prozessoren auch 16- oder 32-Bit-IO-Register mit anschließbaren Leitungen z.B. für Schalter und LEDs.
- Universelle Ports können bitweise als Eingänge, Ausgänge oder mit umschaltbarer Übertragungsrichtung konfiguriert werden.
- Bei AVR-Prozessoren gehören zu jedem Port 3 Register mit aufeinanderfolgenden Adressen, PIN_x für die Eingabe, DDR_x für die Übertragungsrichtung und $PORT_x$ für die Ausgabe.

Port-Adressen und Darstellung im Debugger


Der ATmega2560 hat 12 Ports mit je Eingaberegister PIN_x , Richtungsregister DDR_x und Ausgaberegister $PORT_x$ ($x \in \{A, B, \dots, L\}$; $0/0x20$ – IO-Adresse / Datenspeicheradresse).

x	A	B	C	D	E	
PIN_x	0 / 0x20	3 / 0x23	6 / 0x26	9 / 0x29	0xC / 0x2C	•
DDR_x	1 / 0x21	4 / 0x24	7 / 0x27	0xA / 0x2A	0xD / 0x2D	•
$PORT_x$	2 / 0x22	5 / 0x25	8 / 0x28	0xB / 0x2B	0xE / 0x2E	•

Debug-Ansicht:

Name	Address	Value	Bits
PIN_B	0x23	0x65	<input type="checkbox"/> <input checked="" type="checkbox"/> <input checked="" type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/>
DDR_B	0x24	0xF0	<input checked="" type="checkbox"/> <input checked="" type="checkbox"/> <input checked="" type="checkbox"/> <input checked="" type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/>
$PORT_B$	0x25	0x60	<input type="checkbox"/> <input checked="" type="checkbox"/> <input checked="" type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/>

Beschaltung und Nutzung eines einzelnen IO-Pins



Nutzung als Ausgang:

- Richtungsbit eins setzen: $DDR_{i,j} := 1$.
- Ausgabe: $PORT_{i,j} := Rd$ (Rd – Arbeitsregister)
- Rücklesen des Ausgabewertes: $Rd := PORT_{i,j}$
- Eingabe: $Rd := PIN_{i,j}$. $PIN_{i,j} \neq PORT_{i,j}$ ist möglich und deutet auf Programmier- oder Schaltungsfehler.

Nutzung als Eingang:

- Richtungsbit null setzen: $DDR_{i,j} := 0$:
- Werte zwischen 0 und 1, z.B. bei ungenutzten Anschlüssen verursachen erhöhte Stromaufnahme.
- Ausgabewert eins ($PORT_{i,j} := 1$) und SFR-Bit »PUD« nicht gesetzt, zieht ungenutzte Eingänge über einen Widerstand auf eins. Zu empfehlen für alle ungenutzten Eingänge.
- Bei externer Signalquelle und vor allem für analoge Eingänge Pullup-Widerstand mit ($PORT_{i,j} := 0$) deaktivieren.


1.2 Polling

Polling und Interrupt

Zur Abstimmung der Ein- und Ausgabezeitpunkte muss ein EA-Gerät warten, bis der Rechner und der Rechner bis das EA-Gerät bereit ist. Dafür gibt es zwei Prinzipien:

- Polling: Zyklische Abfrage aller EA-Geräte durch den Rechner, ob Datenübergabe angefordert oder zur Übernahme bereit. Wenn ja, Verzweigung zum Programmbaustein für den Datenaustausch (Software-Funktion).
- Interrupt: Gerät fordert Datenaustausch an. Rechner ruft, sobald er dafür bereit ist, eine **Interrupt-Service-Routine (ISR)** auf. Erfordert Hardware-Unterstützung, siehe Foliensatz RA-F6.pdf).

Warten auf sequentielle Ereignisse



```
void main(){
  DDRA = 0xFF;           // Tastereingänge
  DDRJ = 0;              // LED-Ausgabe
  while (1){            // Wiederhole immer
    while (!(PINA&1)); PORTJ|=1; //warte bis SW1 ein
    while (PINA&1); PORTJ&=~1; //warte bis SW1 aus
    while (!(PINA&2)); PORTJ|=2; //warte bis SW2 ein
    while (PINA&2); PORTJ&=~2; //warte bis SW2 aus
  }
}
```

Programm wartet immer auf ein Ereignis nach dem anderen.

Warten auf nebenläufige Ereignisse

```
void main(){
  DDRA = 0xFF;           // Tastereingänge
  DDRJ = 0;             // LED-Ausgabe
  while (1){           // Wiederhole immer
    if (PINA&1); PORTJ|= 1; //wenn SW1 ein: LD1 ein
    if (!(PINA&1)); PORTJ&=~1; //wenn SW1 aus: LD1 aus
    if (PINA&2); PORTJ|= 2; //wenn SW2 ein: LD2 ein
    if (!(PINA&2)); PORTJ&=~2; //wenn SW2 aus: LD2 aus
  }
}
```

Reihumabfrage der Ereignisbits. Wenn Ereignis (Schalterwert) eingetreten, zugeordnete Aktion ausführen (hier LED ein- oder ausschalten).

Bedienung mehrer EA-Geräte

Ein EA-Gerät verlangt meist erst nach vielen Tausend Takten die nächste Aktion in Form eines Datenaustauschs von wenigen Bytes.

Software-Ablauf mit einem Haupt-Task und mehreren IO-Tasks zur Bedienung von EA-Einheiten über Polling:

Wiederhole immer

- Haupt-Task arbeitet einige tausend Befehle ab.
- Abfrage aller genutzten EA-Geräte auf Bereitschaft
- für Geräte die bereit sind, Einschieben eines IO-Tasks.

Programmstruktur für EA mit Polling

```
int main(){
  <Initialisierung, Variablen, ...>
  while(1){           //Endlosschleife
    if (<Haupt-Task bereit>)
      {<Haupt-Task weiter abarbeiten>}
    if (<IO-Task 1 bereit>)
      {<IO-Task 1 abarbeiten>}
    if (<IO-Task 2 bereit>)
      {<IO-Task 2 abarbeiten>}
    ...
  }
}
```

- Der Haupt-Task muss sich nach hinreichend kurzer Zeit für mindesten einen IO-Abfragezyklus unterbrechen.
- IO-Tasks max. wenige hundert abzuarbeitende Befehle.
- Keine Warteschleifen außer der Endlosschleife.


2 Serielle Schnittstellen

Serieller Datenaustausch


Der Datenaustausch zwischen Rechnern erfolgt in der Regel seriell¹. Grundbaustein Schieberegister mit den Funktionen

- parallele Übernahme der zu übertragenden Daten,
- serielle Übertragung und
- parallele Übergabe.

Schaltung einer Schieberegisterzelle:




Bidirektionale Kopplung zweier Rechner



2.1 USART

USART (Universal Synchronous or Asynchronous Receiver and Transmitter)

Übertragung ohne Takt und Steuersignale.



¹Seriell, d.h. hintereinander über eine, statt parallel über viele Leitungen.

Der Empfänger erkennt den Übertragungsbeginn an der Stopp-/ Start-Flanke und übernimmt die Werte nach 1,5, 2,5 etc. Bitzeiten. Voraussetzung: Gleich eingestellte Bitzeit, Bitanzahl, Stoppbitanzahl und Parität bei Sender und Empfänger. Die Baudrate b als Kehrwert der Bitzeit t_{Bit} wird mit einem Teiler aus dem Prozessortakt gebildet.

Baudrate b , Masseinheit Bd (Baud), ergibt sich aus der Prozessortaktfrequenz f_{Proz} und einem programmierten Teilerfaktor T :

$$b = \frac{f_{\text{Proz}}}{16 \cdot (T + 1)}$$

Teilerfaktor für $f_{\text{Proz}} = 8 \text{ MHz}$ und $b = 9600 \text{ Bd}$:

$$T = \frac{8 \text{ MHz}}{16 \cdot 9600 \text{ Bd}} - 1 = 51 = 0x33$$

Initialisierung: 9600 Bd, 8 Daten-, 1 Stoppbit, keine Parität:

UCSR0C	0xC2	0x06		
UMSEL0	0x00	0x00		asynchron
UPM0	0x00	0x00		kein Paritätsbit
USBS0	0x00	0x00		1 Stoppbit
UCSZ0	0x03	0x03		8 Datenbit
UCPOL0	0x00	0x00		
UBRR0	0xC4	0x0033		Baudrate 9600

UBRR0 = 0x33; Teilerwert für 9600 baud
UCSR0B = 0b00011000; Sender und Empfänger einschalten
UCSR0C = 0b00000110; Datenformat 8n1

Senden und Empfang

UCSR0A	0xC0	0x20		Daten erhalten
RXC0	0x00	0x00		Daten versendet
TXC0	0x00	0x00		Sendepuffer frei
UDRE0	0x01	0x01		Frame Error
FEO	0x00	0x00		Data Overrun
DOR0	0x00	0x00		Paritätsfehler
UPE0	0x00	0x00		Empfangs- und Senderegister
UDR0	0xC6	0x00		

Funktionen für den Empfang und das Versenden eines Bytes:

```

uint8_t get_byte(){
    while(!(UCSR0A&(1<<RXC0))); //warte auf Empfang
} return UDR0; //Rückgabe Empfangsbyte

void send_byte(uint8_t dat){
    while(!(UCSR0A&(1<<UDRE0))); //warte bis Sendepuffer
} UDR0 = dat; //frei. Byte versenden
  
```

Senden und Empfang blockierungsfrei

```

uint8_t get_byte_nb(uint8_t *dat){
  if (UCSROA & (1<<RXCO)){ //wenn Byte empfangen
    *dat = UDRO;           //speichere Empfangsbyte
    return 1;             //Rückgabewert "wahr"
  }
  else return 0;         //sonst Rückgabe "falsch"
}

uint8_t send_byte_nb(uint8_t dat){
  if (UCSROA & (1<<UDREO)){//wenn Sendepuffer frei
    UDRO = dat;           //Daten senden
    return 1;             //Rückgabewert "wahr"
  }
  else return 0;         //sonst Rückgabe "falsch"
}


```

- Funktionsergebnis: Operation ausgeführt wahr/falsch.
- Datenrückgabe über Zeiger.


2.2 SPI-Bus

SPI-Bus


Serieller Bus zur Vernetzung von Schaltkreisen.




- Ein Schaltkreis ist der Master, der den Takt SCK und die Slave-Auswahlsignale erzeugt, die anderen sind Slaves, die diese Signale vom Master erhalten.



Beispiel für die Übertragung 0x81 vom Master zum Slave und von 0xD201...00 vom Slave zum Master:



- Eine Übertragung beginnt mit Aktivierung von /SS=0 (Übernahme), gefolgt von n Schiebektakten und endet mit Deaktivierung /SS=1.
- Die /SS-Signale des Masters werden über Ausgänge paralleler Schnittstellen ausgegeben.
- Ein Master kann mehrere Slaves mit unterschiedlichen /SS-Signalen ansteuern.



Konfiguration des SPI-Controllers

Name	Address	Value	Bits	
SPCR	0x4C	0x53	<input checked="" type="checkbox"/>	
SPIE	0x00	0x00	<input type="checkbox"/>	
SPE	0x01	0x01	<input checked="" type="checkbox"/> <input type="checkbox"/>	SPI aktivieren
DORD	0x00	0x00	<input type="checkbox"/>	Bit 7 zuerst senden
MSTR	0x01	0x01	<input checked="" type="checkbox"/> <input type="checkbox"/>	als Master
CPOL	0x00	0x00	<input type="checkbox"/>	Detaildefinition Signalverläufe (bei Master und Slave gleich)
CPHA	0x00	0x00	<input type="checkbox"/>	
SPR	0x03	0x03	<input type="checkbox"/> <input type="checkbox"/> <input checked="" type="checkbox"/> <input checked="" type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/>	Bittakt = CPU-Takt durch 128
SPSR	0x4D	0x00	<input type="checkbox"/>	
SPIF	0x00	0x00	<input type="checkbox"/>	Ereignisbit
WCOL	0x00	0x00	<input type="checkbox"/>	Fehlerbit für Sendedatenüberschreiben
SPI2X	0x00	0x00	<input type="checkbox"/>	Verdopplung der Bitrate
SPDR	0x4E	0x00	<input type="checkbox"/>	SPI-Datenregister

- Einschalten als Master oder Slave.
- Festlegen der Bitrate und Protokollparameter.
- Pins für /SS Signale konfigurieren, beim Master als Ausgänge mit Wert eins, beim Slave als Eingänge.

Algorithmus für den Datenaustausch

Name	Address	Value	Bits
SPSR	0x4D	0x00	<input type="checkbox"/>
SPIF		0x00	<input type="checkbox"/>
SPDR	0x4E	0x00	<input type="checkbox"/>

Für jede n -Byte-Übertragung

- Aktiviere das Slave-Auswahlsignal $/SS$ (Master) bzw. warte auf $/SS=0$ (Slave).
- Für jedes Byte
 - Schreibe Sendewert in das Datenregister.
 - Warte bis Ereignisbit SPIF eins ist.
 - Lese empfangenes Byte aus und schreibe nächstes zu sendende Byte in das SPI-Datenregister SPDR.
- Deaktiviere das Slave-Auswahlsignal.


SPI-Datenaustausch blockierend

Name	Address	Value	Bits
SPSR	0x4D	0x00	<input type="checkbox"/>
SPIF		0x00	<input type="checkbox"/>
SPDR	0x4E	0x00	<input type="checkbox"/>

Funktionen für den blockierenden Austausch einer 4 Byte-Nachricht mit $/SS$ an Port B Anschluss 0:

```
void spi_send_get_4byte(uint8_t *dat){
  PORTB &= ~1;
  SPDR = dat[0];
  for (idx=0;idx<4;idx++){
    while (!(SPSR&1<<SPIF));
    dat[idx] = SPDR;
    if (idx<4) SPDR = dat[idx+1];
  }
  PORTB |= 1;
}
```

SPI-Datenaustausch nicht blockierend




Verlangt eine Schrittfunktion,

- die im Zeitabstand kleiner 10 μ s aufzurufen ist,
- »SPIF« (Bytetransfer fertig) abfragt,
- wenn »fertig«, das Empfangsbyte in einen Puffer schreibt und das nächste Sendebyte verschickt bzw »/SS« deaktiviert.


2.3 JTAG (Testbus)

JTAG (Boundary Scan²)

Test-, Diagnose-, Debug- und Programmierbus.



- Verschaltung aller Schaltkreise zu einer Kette.
- Serieller Datenaustausch mit einem Steuergerät³.



Ein Schaltkreis mit JTAG-Bus hat mehrere über ein Befehlswort auswählbare Datenregister:

- Bypass-Register zur Verkürzung der Länge des Schieberegisters durch den Schaltkreis auf 1 Bit,
- Identifikationsregister mit Hersteller- und Bauteilnummer,

²Ursprungsidee: Schieberegisterring mit den Funktionen Übernahme, Schieben und Übergabe am Schaltkreisrand zum Verbindungstest zwischen Schaltkreisen ohne mechanische Kontaktierung. Heute auch genutzt zum Lesen und Schreiben beliebiger Daten zum Programmieren, Debuggen, ...).


³In den Laborübungen der über USB mit dem PC verbundene »Dragon«.

- Programmier-Interface: Schnittstelle zum Lesen und Schreiben des Befehls-Flashes, des Daten-EEPROMs und der Fuse-Register.
- Schnittstellenregister zum OCD (**O**n-**C**hip **D**ebugger), ...

TAP-Controller

Die Auswahl der 6 Busaktionen: Übernahme, Schieben, Übergabe für das Befehls- und das ausgewählte Datenregister erfolgt über ein 1-Bit-Steuersignal und einen Automaten mit 16 Zuständen. An den Kanten steht der Wert des Signals TMS (**T**est **M**ode **S**elect).

Von der JTAG-Implementierung in unserem Prozessor sind nur die standardisierten Testfunktionen, die für den Bestückungstest von Baugruppen vorgesehen sind, veröffentlicht. Die Befehle für die Programmierung und den OCD (**O**n-**C**hip **D**ebugger) sind in den Dokumentationen nicht beschrieben.



3 Analoge Eingabe

Messung und Überwachung von analogen Werten


Analog-Digital-Wandler:

- Umwandlung einer analogen Eingangsspannung oder Eingangsspannungsdifferenz in einen Bitvektor (beim ATmega 2560 10 Bit).
- Wandlungsdauer 13 bis 25 Takte mit einer Taktperiode $t_{\text{CLK}} \geq 1\mu\text{s}$. Gesamte Wandlungsdauer $\geq 13 \dots 25\mu\text{s}$.
- Über einen programmierbaren Eingabemultiplexer kann zwischen unterschiedlichen Signalquellen ausgewählt werden.

Analog-Komparator:

- Vergleich zweier analoger Eingangsspannungen.
- Das 1-Bit-Vergleichergebnis kann programmgesteuert ausgewertet werden (Polling) oder Interrupts auslösen (siehe später Foliensatz RA-F6.pdf).

Prinzip eines seriellen Analog-Digital-Wandlers




$$v = \begin{cases} 0 & \text{wenn } U_{\text{Mess}} < U_{\text{Vgl}} \\ 1 & \text{sonst} \end{cases}$$

Die Vergleichsspannung, die der DAU (Digital-Analog-Umsetzer) ausgibt:


$$U_{\text{Vgl}} = U_{\text{ref}} \cdot \frac{\mathbf{x}}{2^n}$$

(U_{ref} – Referenzspannung; \mathbf{x} – Ausgabewert (Bitvektor); n – Bitanzahl des Ausgabewerts).

Sukzessive Approximation



Ein Vergleich je Bit. Der Messwert darf sich während der Wandlung nicht ändern. Deshalb wird U_{Mess} mit einer Sample-and-Hold-Schaltung (S&H) abgetastet und während der Messung gespeichert.



Beispiel zur ADC-Initialisierung

```

11 void initADC(){
12     ADMUX = (3<<MUX0); // Kanal 3 auswählen
13     // Einschalten mit Wandlungstakteiler 64
14     ADCSRA = (1<<ADEN)|(0b110<<ADPS0);
15     DDRE  &= ~0x80; // Sensoreingang als Eingang
16     PORTE &= ~0x80; // Ausgabewert 0 (hochohmig)
17 }

```

- Der Sensor ist an ADC3 (PF3) (Kanal 3 auswählen).
- Der Wandlertakt als CPU-Takt durch Teilerwert

$$f_{\text{ADC}} = \frac{f_{\text{CPU}}}{64} \approx 117 \text{ kHz}$$

- Um den Analogwert nicht zu verfälschen, ist PF3 als Eingang mit Ausgabewert 0 (Pullup aus) zu konfigurieren.

Funktion zur Messung eines Analogwerts

```
uint16_t getADC(){
    uint16_t wert;
    ADCSRA |= (1<<ADSC);           //Wandlung starten
    while(!(ADCSRA & (1<<ADIF))); //auf ADIF warten
    ADCSRA |= (1<<ADIF);           //ADIF löschen
    wert = ADC;                     //Ergebnisrückgabe
    return wert;
}
```

- Wandlungsstart durch Setzen von ADSC in ADCSRA.
- Bei Wandlungsabschluss setzt der Prozessor ADIF=1.
- ADIF wird durch Schreiben einer Eins gelöscht.

4 Aufgaben

Aufgabe 5.1: Zahlenschloss

An Port A soll ein Modul mit vier Tastern an PA.0 bis PA.3 mit den Nummern 0 bis 3 stecken. In einer Endlosschleife soll

- Taster 0 die Schaltung rücksetzen (Startzustand, alle LEDs aus.)
 - Aus dem rückgesetzten Zustand soll jede Tastereingabe die LED6:LED0 hochzählen.
 - Die richtige Eingabefolge 2, 4, 8, 4, 2 soll zusätzlich LED an PJ.0 einschalten.
1. Wie ist das Polling zu organisieren, nacheinander je auf ein oder nebenläufig auf mehrere Ereignisse warten?
 2. Programm entwickeln.

Lösung

1. Taste 0 immer abfragen. Für die anderen Tasten genügt die alternierende Abfragereihenfolge »keine Taste« und »mindestens eine Taste« gedrückt.
2. Programm: Automat mit PORTJ gleichzeitig als Zustand und Ausgabe.

```
#include <avr/io.h>
void main(){
    DDRB = 0; DDRJ = 0xFF;
    uint8_t x;           // aktuelle Eingabe
    uint8_t x_del=0;    // letzte Eingabe
    uint8_t ok;         // bisherige Eingabe richtig
    uint8_t dat[] = {2, 4, 8, 4, 2}; //richtige Eing.
    while(1){           // Endlosschleife
        <Schrittfunktion Automat>
    }
}
```

In einer Endlosschleife soll

- Taster 0 rücksetzen (Startzustand Z0, alle LEDs aus.)
- Von Z0 aus soll jede Tastereingabe die LED6:LED0 hochzählen.
- Die richtige Eingabefolge 2, 4, 8, 4, 2 soll zusätzlich LED an PJ.0 einschalten.


```
x = PINB; //Eingabe lesen
if (x & 1){ok=1; PORTJ=0;} //wenn Rücksetztaste ...
else if (!x_del && x){ //sonst wenn Taste
//und vorher keine
if(PORTJ < sizeof(dat)){ //wenn Eingaben fehlen
if(x != dat[PORTJ]) ok=0; //bei falscher Zahl "ok"
} //löschen
PORTJ++; //Zustand weiterzähler
if ((PORTJ==sizeof(dat)) //alle Zahlen eingegeben
&& ok){ //und alle richtig
PORTJ |= (1<<7);} //LED an PJ.7 ein
}
x_del = x; //vorherige Eingabe
```

Aufgabe 5.2: UART-Daten

Gegeben ist der nachfolgende von einer UART mit dem Protokoll 8E1 (8 Datenbit, gerade Parität, ein Stoppbit) generierte Signalverlauf. Welche Werte werden für die 8 Datenbits, das Paritätsbit und das Stoppbit empfangen, wenn im Empfänger dasselbe Protokoll und

1. dieselbe Baudrate
2. die 1,5-fache Baudrate


wie im Sender eingestellt ist.




Sind die Empfangsdaten zulässig?

Lösung

1. Dieselbe Baudraten:



1. Byte: $\mathbf{b} = 0b10011001$, $P = 0\checkmark$, Stoppbit = $1\checkmark$
2. Byte: $\mathbf{b} = 0b01000110$, $P = 01\checkmark$, Stoppbit = $1\checkmark$



1. Byte: $\mathbf{b} = 0b11010100$, $P = 0\checkmark$, Stoppbit = $1\checkmark$
2. Byte: $\mathbf{b} = 0b11111110$, $P = 1\checkmark$, Stoppbit = $1\checkmark$